|
Схемотехника телекоммуникационных устройств. вариант 4
|
|
| engineerklub | Дата: Среда, 15.11.2023, 16:42 | Сообщение # 1 |
 Генералиссимус
Группа: Администраторы
Сообщений: 37408
Статус: Offline
| Схемотехника телекоммуникационных устройств. вариант 4
Тип работы: Работа Лабораторная
Сдано в учебном заведении: ДО СИБГУТИ
Описание:
Тема
Исследование резисторного каскада предварительного усиления на биполярном транзисторе
Цель работы
Исследовать влияние параметров элементов схемы каскада с эмиттерной стабилизацией на его показатели (коэффициент усиления, частотные и переходные характеристики).
Исходные данные
Транзистор типа KT 3102А с параметрами: h21э = 185, Сбэ дин=1,8нФ, fh21э = 1,5 МГц, rбб = 50 Ом; напряжение источника питания E0 = 15В, ток покоя транзистора iк0 = 18.6 мА.
СКАЧАТЬ
|
| |
|
|
| engineerklub | Дата: Среда, 15.11.2023, 16:43 | Сообщение # 2 |
|
Генералиссимус
Группа: Администраторы
Сообщений: 37408
Статус: Offline
| Тип работы: Работа Лабораторная
Сдано в учебном заведении: ДО СИБГУТИ
Описание:
1. Цель работы
Исследовать влияние элементов схемы каскада широкополосного усиления на полевом транзисторе с общим истоком на его показатели (коэффициент усиления, частотные и переходные характеристики).
2.2 Подготовка к работе
2.2.1. Изучить следующие вопросы курса:
- цепи питания полевого транзистора;
- назначение элементов принципиальной схемы резисторного каскада на полевом транзисторе;
- принцип действия простой параллельной высокочастотной коррекции индуктивностью;
- площадь усиления: определение и методика измерения по АЧХ;
- принцип действия низкочастотной коррекции;
- переходные характеристики и искажения в широкополосном усилителе;
- влияние цепей коррекции на переходные характеристики в области малых и больших времен.
2.2.2. Изучить принципиальную схему каскада.
2.2.3. Выполнить предварительный расчет к лабораторной работе: используя данные принципиальной схемы, рассчитать оптимальные значения L и Сф для получения максимально плоской формы АЧХ в области граничных частот (fв и fн). Варианты значений выходной разделительной емкости (Ср2) и емкости нагрузки Сн, указанные в таблице 1, выбираются по последней цифре пароля.
СКАЧАТЬ
|
| |
|
|
| engineerklub | Дата: Среда, 15.11.2023, 16:43 | Сообщение # 3 |
|
Генералиссимус
Группа: Администраторы
Сообщений: 37408
Статус: Offline
| Тип работы: Работа Лабораторная
Сдано в учебном заведении: ДО СИБГУТИ
Описание:
Тема:
Исследование интегратора и дифференциатора на основе операционного усилителя
Цель работы:
Исследовать свойства и характеристики схем интегратора и дифференциатора на основе операционного усилителя (ОУ).
Подготовка к работе
Интегратором называется устройство, выходное напряжение которого пропорционально площади под кривой входного сигнала. Схема лабораторной установки для исследования интегратора приведена на рисунке 1.
СКАЧАТЬ
|
| |
|
|
| engineerklub | Дата: Среда, 15.11.2023, 16:44 | Сообщение # 4 |
|
Генералиссимус
Группа: Администраторы
Сообщений: 37408
Статус: Offline
| Тип работы: Работа Контрольная
Сдано в учебном заведении: ДО СИБГУТИ
Описание:
СОДЕРЖАНИЕ
1 Задание на контрольную работу 3
2 Выбор режима работы транзистора 4
3 Расчет сопротивлений схемы 5
4 Определение входного сопротивления усилительного каскада 6
5 Расчет стабилизации режима работы транзистора 7
6 Построение нагрузочных прямых по постоянному и переменному току 7
7 Расчет реактивных элементов схемы 9
Задание на контрольную работу
Выполнить расчет элементов схемы предварительного каскада усиления на биполяр¬ном транзисторе с эмиттерной стабилизацией (рисунок 1, или 2 в соответствие с заданным вариантом) с исходными данными, указанными в таблице 1.
Текст пояснительной записки должен включать:
1. Схему рассчитываемого усилителя.
2. Выбор режима работы транзистора.
3. Расчет цепей питания по постоянному току (сопротивлений схемы).
4. Построение нагрузочной прямой по постоянному и переменному току (с обоснованием процесса построения).
5. Определение входного сопротивления усилительного каскада по переменному току.
6. Расчет стабилизации режима работы транзистора.
7. Расчет разделительных емкостей и емкости в цепи эмиттера транзистора.
СКАЧАТЬ
|
| |
|
|
