| engineerklub | Дата: Вторник, 05.07.2022, 18:21 | Сообщение # 1 |
 Генералиссимус
Группа: Администраторы
Сообщений: 37408
Статус: Offline
| Схемотехника. Накапливающий сумматор. 2020
Тип работы: Работа Лабораторная
Форматы файлов: Microsoft Office
Сдано в учебном заведении: Санкт-Петербургский государственный электротехнический университет ЛЭТИ
Описание:
Лабораторная работа №4. Схемотехника. Накапливающий сумматор.
2020
ТЕХНИЧЕСКОЕ ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ
Тема работы : Накапливающий сумматор
Исходные данные:
Проектировать схему накапливающего сумматора в среде САПР-Active HDL (Aldec), разработать VHDL код схемы.
Содержание пояснительной записки:
Теоритическая часть, описание схемы, схема требуемого модуля, структурная схема, функциональная схема, таблица истинности, практическая часть, разработка VHDL кода схемы, описание процесса проектирования схемы в среде САПР-Active HDL (Aldec), разработка временных диаграмм схем (ти в виде графика), разработка схемы подключения, выводу по работе, список использыванных источников.
2. ТЕОРИТИЧЕСКАЯ ЧАСТЬ
Описание схемы
Накапливающие сумматоры в основном строиться по структуре комбинационный сумматор плюс регистр хранения. Можно реализовать две схемы: с запоминанием результата операции S = А плюс В; с накоплением результата S = S плюс А.
Функциональная схема накапливающего сумматора приведена на рисунке ниже. Она включает один четырехразрядный комбинационный сумматора D1 и два регистра D2, D3. Комбинационные сумматоры, выполняют операцию суммирования двух четырехразрядных двоичных чисел A и B с учетом переноса из предыдущего разряда P0 и формируют перенос P4 в последующий разряд. Запоминающие регистры, представляют собой набор четырех и шести триггеров с общим входом сброса R ; и синхронизации С. Установка триггеров в нулевое состояние производится низким уровнем сигнала на входе R.
СКАЧАТЬ
|
| |
|
|
